Kern des geistigen Eigentums von Halbleitern - Wikipedia

Im elektronischen Entwurf ist ein Halbleiter-Kern des geistigen Eigentums IP-Kern oder IP-Block eine wiederverwendbare Einheit einer Logik, einer Zelle oder eines integrierten Schaltkreises (gewöhnlich) als "Chip" bezeichnetes Layout-Design, das das geistige Eigentum einer Partei ist. IP-Cores können an eine andere Partei lizenziert sein oder können allein von einer Partei besessen und verwendet werden. Der Begriff leitet sich von der Lizenzierung des Patents und / oder des Quellcodes ab, die im Design vorhanden sind. IP-Kerne können als Bausteine ​​in ASIC-Designs (Application-Specific Integrated Circuits) oder FPGA-Logikdesigns (FPGA = Field Programmable Gate Array) verwendet werden.

Geschichte [ edit ]

Die Lizenzierung und Verwendung von IP-Cores im Chip-Design wurde in den 1990er Jahren allgemein üblich. Es gab viele Lizenzgeber und auch viele Gießereien, die auf dem Markt konkurrierten. Heute stammen die am häufigsten lizenzierten IP-Cores von ARM Holdings (43,2% Marktanteil im Jahr 2013), Synopsys Inc. (13,9% Marktanteil im Jahr 2013), Imagination Technologies (9% Marktanteil im Jahr 2013) und Cadence Design Systems (5,1%). Marktanteil im Jahr 2013). ^[1]

Arten von IP-Kernen [ edit ]

Der IP-Kern dient beim Chip-Design dem gleichen Zweck, eine Bibliothek dient der Computerprogrammierung oder einer diskreten integrierten Schaltungskomponente ist für das Design von Leiterplatten. In jedem Fall handelt es sich um eine wiederverwendbare Komponente der Entwurfslogik mit einer definierten Schnittstelle und einem vom Hersteller verifizierten Verhalten, die in ein größeres Software- oder Hardwaredesign integriert ist.

Weiche Kerne [ edit ]

IP-Kerne werden typischerweise als synthetisierbare RTL angeboten. Synthetisierbare Kerne werden in einer Hardwarebeschreibungssprache wie Verilog oder VHSIC-Hardwarebeschreibungssprache (VHDL) geliefert. Dies sind analoge Sprachen wie C in der Computerprogrammierung. IP-Kerne, die als RTL an Chip-Designer geliefert werden, erlauben Chip-Designern, Designs auf funktionaler Ebene zu modifizieren, obwohl viele IP-Anbieter keine Garantie oder Unterstützung für modifizierte Designs bieten. ^{[ Zitat erforderlich ]}

IP-Cores werden manchmal auch als generische Gate-Level-Netzlisten angeboten. Die Netzliste ist eine boolesche Algebra-Darstellung der logischen Funktion der IP, die als generische Gatter oder prozessspezifische Standardzellen implementiert ist. Ein IP-Core, der als generische Gates implementiert ist, lässt sich auf jede Prozesstechnologie übertragen. Eine Netzliste auf Gatterebene ist analog zu einer Montagecodeliste im Bereich der Computerprogrammierung. Eine Netzliste bietet dem IP-Core-Anbieter einen angemessenen Schutz gegen Reverse Engineering. Siehe auch: Entwurfsschutz für integrierte Schaltungen.

Sowohl Netzlisten- als auch synthetisierbare Kerne werden als "weiche Kerne" bezeichnet, da beide einen Entwurfsfluss für Synthese, Platzierung und Routing (SPR) ermöglichen.

Harte Kerne [ edit ]

Harte Kerne sind als IP-Kerne definiert, die nicht modifiziert werden können, und sind daher " hard ", analog zur Etymologie von Hardware und Software. ^{[nb 1]} Aufgrund ihrer niedrigen Repräsentation bieten harte Kerne eine bessere Vorhersagbarkeit der Chipleistung in Bezug auf die Timing-Leistung und -fläche. ^{[ Zitat benötigt ]}

Analog and Mixed-Signal-Logik wird im Allgemeinen als physikalische Beschreibung auf unterer Ebene definiert. Daher wird den Chipherstellern analoges IP (SerDes, PLLs, DAC, ADC, PHYs usw.) im Transistor-Layout-Format (wie z. B. GDSII) bereitgestellt. Digitale IP-Cores werden manchmal auch im Layout-Format angeboten.

Solche Kerne, ob analog oder digital, werden als "harte Kerne" (oder harte Makros) bezeichnet, da die Anwendungsfunktion des Kerns von Chip-Designern nicht sinnvoll geändert werden kann. Transistor-Layouts müssen den Prozessentwurfsregeln der Zielgießerei entsprechen. Daher können für einen Gießereiprozess gelieferte harte Kerne nicht einfach auf einen anderen Prozess oder eine andere Gießerei übertragen werden. Händler-Gießereibetreiber (wie IBM, Fujitsu, Samsung, TI usw.) bieten eine Vielzahl von IP-Funktionen für hartes Makro, die für ihren eigenen Gießereiprozess erstellt werden, um die Kundenbindung zu gewährleisten.

Hinweis

1. ^ Hardware ist "hart", da sie nicht umprogrammiert, geändert oder aktualisiert werden kann, um Fehler zu korrigieren oder Funktionen hinzuzufügen. Software ist "weich", weil ihr Design weniger starr ist und besser für Modifikationen und Updates geeignet ist. ^{[ Zitat benötigt ]}

Quellen von IP-Kernen [ edit ]

Lizenzierte Funktionalität [ edit ]

Viele der bekanntesten IP-Cores sind weiche Mikroprozessor-Designs. Ihre Befehlssätze variieren von kleinen 8-Bit-Prozessoren wie 8051 und PIC bis zu 32-Bit- und 64-Bit-Prozessoren wie ARM-Architekturen oder MIPS-Architekturen. Solche Prozessoren bilden das "Gehirn" vieler eingebetteter Systeme. Sie sind normalerweise RISC-Befehlssätze und nicht CISC-Befehlssätze wie x86, da weniger Logik erforderlich ist und die Designs daher kleiner sind. Darüber hinaus schützen die x86-Hersteller Intel und AMD das geistige Eigentum ihrer Prozessorkonstruktionen in hohem Maße und verwenden dieses Geschäftsmodell nicht für ihre x86-64-Mikroprozessoren.

IP-Cores sind auch für eine Reihe von Peripheriegeräten wie PCI Express, SDRAM, Ethernet, LCD-Display, AC'97-Audio und USB-Lizenzen zugelassen. Für viele dieser Schnittstellen sind digitale Logik- und analoge IP-Kerne erforderlich, um Signale mit hoher Geschwindigkeit, hoher Spannung oder hoher Impedanz außerhalb des Chips ansteuern und empfangen zu können.

"Hardwired" (im Gegensatz zu Software-programmierbaren Soft-Mikroprozessoren, die oben beschrieben wurden), sind digitale Logik-IP-Cores auch für feste Funktionen wie MP3-Audio-Decodierung, 3D-GPU, digitale Video-Codierung / -Decodierung und andere DSP-Funktionen wie FFT, DCT- oder Viterbi-Codierung.

Hersteller [ edit ]

IP-Core-Entwickler und -Lizenzgeber variieren in ihrer Größe von Einzelpersonen bis hin zu Multimilliarden-Dollar-Unternehmen. Entwickler sowie ihre Kunden in der Chipherstellung sind auf der ganzen Welt vertreten.

Silicon Intellectual Property ( SIP Silicon IP ) ist ein Geschäftsmodell für ein Halbleiterunternehmen, bei dem das Unternehmen seine Technologie einem Kunden als geistiges Eigentum lizenziert . Dies ist ein Typ von Fabless-Halbleiterunternehmen, das seinen Kunden keine physischen Chips zur Verfügung stellt, sondern lediglich die Entwicklung von Chips durch den Kunden durch das Anbieten bestimmter Funktionsblöcke erleichtert. Typischerweise handelt es sich bei den Kunden um Halbleiterfirmen oder Modulentwickler mit eigener Halbleiterentwicklung. Ein Unternehmen, das ein komplexes Gerät herstellen möchte, kann die Rechte erwerben, um die bewährten Funktionsblöcke eines anderen Unternehmens wie einen Mikroprozessor zu verwenden, anstatt ein eigenes Design zu entwickeln, was zusätzlichen Zeit- und Kostenaufwand erfordert.

Die Branche der Silicon IP-Industrie ist relativ neu, weist aber ein stabiles Wachstum auf. Zu den erfolgreichsten Silicon IP-Unternehmen, die häufig als Star IP bezeichnet werden, gehören ARC International, ARM Holdings, Rambus und MIPS Technologies. Die Gartner Group schätzte den Gesamtwert des Umsatzes in Bezug auf das geistige Eigentum von Silizium im Jahr 2005 auf 1,5 Milliarden US-Dollar, wobei ein jährliches Wachstum von rund 30% erwartet wird. ^{[2] [ muss aktualisiert werden ]}

IP-Härtung edit ]

IP-Härten ist ein Verfahren, bei dem bewährtes Design wiederverwendet wird und schnelle Time-to-Market-Lösungen mit geringem Risiko in der Fertigung entstehen, um geistiges Eigentum (IP) (oder Silikon) bereitzustellen geistiges Eigentum) von Design-Kernen.

Zum Beispiel wird ein DSP-Prozessor aus weichen Kernen entwickelt ^{erforderliche Klarstellung} des RTL-Formats (Register-Transfer Level), und er kann auf verschiedene Technologien oder auf unterschiedliche Technologien ausgerichtet sein Gießereien für unterschiedliche Implementierungen. Der Vorgang des IP-Härtens erfolgt vom Soft-Core aus, um wiederverwendbare harte (Hardware-) Kerne zu erzeugen ^{[ Klärung erforderlich} . Ein Hauptvorteil eines solchen harten IP ist seine vorhersagbaren Eigenschaften, da das IP vorab implementiert wurde, während es die Flexibilität von Soft-Cores bietet. Es kann eine Reihe von Modellen für Simulationen oder Überprüfungen enthalten.

Die Anstrengung, das Soft IP zu härten, bedeutet Qualität der Zieltechnologie, Designziele und angewandte Methodik. Das harte IP wurde in der Zieltechnologie und -anwendung nachgewiesen. Z.B. Der harte Kern im GDS II-Format soll in DRC (Design Rule Checking) und LVS (siehe Layout versus Schematic) bereinigt werden. Das heißt das kann alle Regeln erfüllen, die für die Herstellung durch die jeweilige Gießerei erforderlich sind. ^[3][4]

Frei und Open Source [ edit ]

OpenCores.org bietet eine Vielzahl von Designs, die meistens in geschrieben sind VHDL und Verilog. Alle diese Kerne werden unter einer kostenlosen Open-Source-Softwarelizenz bereitgestellt, z. GNU General Public License oder BSD-ähnliche Lizenzen. ^[5]

Aggregators [ edit ]

Aggregate für geistiges Eigentum halten Kataloge von Prozessorkernen von mehreren Anbietern und bieten Such- und Marketingdienstleistungen für ihre Kunden.

• Design und Wiederverwendung ^[6]
• ChipEstimate ^[7]
• ChipPath ^[8]

Siehe auch [ ]

. Referenzen [ Externe Links [ edit ]